Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

ULEVIS

Financiado

Cerrado

Ultra Low Energy Vertically Integrated Circuits

The current integrated circuit scaling hits two major roadblocks or walls. One wall is the atomic level feature sizes of the current devices forcing the capabilities of even nano-scale implementations. The other wall is the total... ver más

14/09/2013

SABANCI UNIVERSITY

75K€

Presupuesto del proyecto: 75K€

Líder del proyecto

SABANCI UNIVERSITESI No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Fecha límite participación Sin fecha límite de participación.

Financiación concedida El organismo FP7 notifico la concesión del proyecto el día 2013-09-14 No tenemos la información de la convocatoria

0% 100% 100%

Información adicional privada

No hay información privada compartida para este proyecto. Habla con el coordinador.

1 Participantes

SABANCI UNIVERSITY

0.00€ | Lider

Proyectos interesantes

ELITE

Electronics

Software

6M€ Cerrado

Orison

Electronics

Software

2M€ Cerrado

NaNoC

Electronics

Software

4M€ Cerrado

SMAC

Electronics

Software

13M€ Cerrado

PTQ-15-07428

Electronics

Microcontroller...

66K€ Cerrado

Lotus MicroPower

Electronics

Software

3M€ Cerrado

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Líder del proyecto

SABANCI UNIVERSITESI No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Presupuesto del proyecto 75K€

Fecha límite de participación Sin fecha límite de participación.

Descripción del proyecto The current integrated circuit scaling hits two major roadblocks or walls. One wall is the atomic level feature sizes of the current devices forcing the capabilities of even nano-scale implementations. The other wall is the total power consumed per unit area exceeding the capabilities thermal dissipation techniques limiting the maximum device densities. The solution to the feature size problem is scaling in the orthogonal direction to the conventional device plane - the 3D integration. The solution to the power problem is the use of ultra low power design approaches. However, the 3D integration increases the thermal dissipation problem and ultra low power design can not provide total performance due to low clock speeds unless extremely large number of devices is combined in small areas. We propose a unique combination of ultra low power design approaches and 3D integration to provide an optimal performance to the user. Low power design eliminates the thermal dissipation problem of the 3D integration whereas 3D integration enables dense device integration in small volumes to solve the space-time trade-off in ultra low power design approaches. The result will be a vertically integrated circuit with power efficiencies several hundred times better than current dedicated processors.

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores