Hola,
¿eres nuevo aquí?

Registrate y conecta tu empresa con financiación pública, partners y proyectos.

PDC2023-145845-I00

Financiado

Microelectrónica, nanotecnología y fotónica

LAS REDES NEURONALES DE IMPULSOS (SNN) SON CONSIDERADAS LA TERCERA GENERACION Y PROMETEN AVANCES SIGNIFICATIVOS EN EL CAMPO DEL APRENDIZAJE AUTOMATICO (O INTELIGENCIA ARTIFICIAL). A DIFERENCIA DE LOS MODELOS NEURONALES ARTIFICIALE... ver más

01/01/2023

UPC

290K€

Presupuesto del proyecto: 290K€

Líder del proyecto

Universidad Politécnica de Cataluña No se ha especificado una descripción o un objeto social para esta compañía.

Total investigadores 9

Financiación concedida El organismo AGENCIA ESTATAL DE INVESTIGACIÓN notifico la concesión del proyecto el día 2023-01-01

0% 100%

1 Participantes

UPC

290.40K€ | Lider

Proyectos interesantes

SPIKEPro SPIKING PHOTONIC-ELECTRONIC IC FOR QUICK AND EFFICIENT PROCE... 2M€ Cerrado

SPIN-ION Hybrid Spintronic Synapses for Neuromorphic Computing 2M€ Cerrado

MEMRINESS Memristive Neurons and Synapses for Neuromorphic Edge Comput... 1M€ Cerrado

BES-2015-071456 NUEVOS ALGORITMOS DE COMPRESION DE INFORMACION PARA CIRCUITO... 93K€ Cerrado

EEHIMIC Energy-efficient hardware implementation of memristor-based... 189K€ Cerrado

QDnEuroMemory III-Sb Quantum-Dot (QD) memory devices for applications in n... 212K€ Cerrado

Últimas noticias

29-11-2024: IDAE En las últimas 48 horas el Organismo IDAE ha otorgado 4 concesiones

29-11-2024: ECE En las últimas 48 horas el Organismo ECE ha otorgado 2 concesiones

29-11-2024: CMVAMADRID En las últimas 48 horas el Organismo CMVAMADRID ha otorgado 37 concesiones

Líder del proyecto

Universidad Politécnica de Cataluña

Total investigadores 9

Presupuesto del proyecto 290K€

Descripción del proyecto LAS REDES NEURONALES DE IMPULSOS (SNN) SON CONSIDERADAS LA TERCERA GENERACION Y PROMETEN AVANCES SIGNIFICATIVOS EN EL CAMPO DEL APRENDIZAJE AUTOMATICO (O INTELIGENCIA ARTIFICIAL). A DIFERENCIA DE LOS MODELOS NEURONALES ARTIFICIALES CONVENCIONALES, EL COMPONENTE TEMPORAL Y LA PLASTICIDAD LOCAL DE LAS SNN IMITAN LA OPERACION NEURONAL BIOLOGICA, CON VENTAJAS SIGNIFICATIVAS EN TERMINOS DE ESCALABILIDAD, DEMANDA DE RECURSOS Y DE ENERGIA PARA LA IMPLEMENTACION HARDWARE.HEENS (HARDWARE EMULATOR OF EVOLVABLE NEURAL SYSTEMS) ES UNA ARQUITECTURA DE HARDWARE EFICIENTE CON EXCELENTES PROPIEDADES PARA EMULAR SNN. FUE PROPUESTA Y PROTOTIPADA SOBRE FPGA COMO RESULTADO DE NUESTRAS INVESTIGACIONES PREVIAS.EL PROPOSITO PRINCIPAL DEL PROYECTO XIPHEENS ES DEMOSTRAR LA IDONEIDAD INDUSTRIAL DE LA ARQUITECTURA HEENS. PARA ELLO, SE PROPONE ACERCAR LA IDEA A UN PRODUCTO INDUSTRIAL, MEDIANTE EL DISEÑO, FABRICACION Y VERIFICACION DE ASICS AVANZADOS QUE CONTENGAN UNA IMPLEMENTACION HEENS MULTINODO. EL OBJETIVO PRINCIPAL DEL PROYECTO XIPHEENS ES DEMOSTRAR LA IDONEIDAD INDUSTRIAL DE UN CIRCUITO INTEGRADO DE APLICACION ESPECIFICA (ASIC) BASADO EN HEENS QUE EJECUTE UNA SNN A GRAN ESCALA FUNCIONANDO EN UNA CONFIGURACION DE ANILLO MULTICHIP.DE ACUERDO CON LA CONVOCATORIA "PRUEBA DE CONCEPTO", LA PROPUESTA DE XIPHEENS PRETENDE ELEVAR EL TRL DE LA TECNOLOGIA HEENS DE 4 A 6, BUSCANDO CONFIRMAR SU POTENCIAL DE INNOVACION Y MEJORAR LA CAPACIDAD DE TRANSFERENCIA A LA INDUSTRIA.LOS OBJETIVOS ESPECIFICOS SON:1. ADAPTAR LOS CIRCUITOS DIGITALES DEL PROTOTIPO FPGA A NUCLEOS PERSONALIZADOS Y/O INTEGRADOS DEL FABRICANTE EN UN NODO DE TECNOLOGIA CMOS DIGITAL AVANZADO PERO DE COSTE RAZONABLE. ESTO INCLUYE RAM, ROM, FIFOS, COMUNICACION SERIE, SECUENCIADOR, PROCESADOR MASTER Y LAS INTERFACES NECESARIAS.2. DISEÑAR, FABRICAR Y ENCAPSULAR UN ASIC INICIAL (ESCLAVO) EN LA TECNOLOGIA CMOS ELEGIDA QUE INCORPORE UNA MATRIZ DE 16X16 PES. EL ASIC SERA COMPLETAMENTE FUNCIONAL COMO NODO ESCLAVO.3. VERIFICAR EL ASIC ESCLAVO Y OBTENER DATOS DE RENDIMIENTO. ESTO AYUDARA A CARACTERIZAR Y VALIDAR LA TECNOLOGIA Y A DETECTAR POSIBLES PROBLEMAS.4. DISEÑAR, FABRICAR Y ENCAPSULAR UN ASIC FINAL (MAESTRO/ESCLAVO). INCORPORARA CUATRO NODOS MULTIPROCESADOR E INCLUIRA FUNCIONES DE MASTER, LIMITADAS A LAS FUNDAMENTALES, DEBIDO A LA LIMITACION DE TIEMPO DE DESARROLLO DEL PROYECTO.5. VERIFICAR EL ASIC FINAL Y EVALUAR EL BENEFICIO INDUSTRIAL DEL SISTEMA PROPUESTO EN TERMINOS DE COSTE, RENDIMIENTO Y CONSUMO ENERGETICO. SE EVALUARA EL ASIC FABRICADO Y SE CUANTIFICARA SU POTENCIAL.6. CONSTRUIR Y VERIFICAR UN DEMOSTRADOR BASADO EN UN ANILLO DE CHIPS. LOS ASICS FINALES SE CONECTARAN EN UNA TOPOLOGIA DE ANILLO, QUE INCLUIRA AL MENOS TRES CHIPS, CAPAZ DE EMULAR CASI 25.000 NEURONAS EJECUTANDO PRUEBAS DE SNN.7. EVALUAR LA MEJOR ALTERNATIVA DE VALORIZACION. A LA LUZ DE LOS RESULTADOS OBTENIDOS, SE ESTUDIARA REGISTRAR UNA PATENTE DEL CHIP, CREAR UNA SPIN-OFF O AMBAS COSAS.8. ADQUIRIR CONOCIMIENTO PROFUNDO Y FORMAR PERSONAL EN DISEÑO DE ASICS DIGITALES AVANZADOS. UN POSTDOC (O INGENIERO EXPERIMENTADO) Y DOS O MAS INGENIEROS MASTER SE CONVERTIRAN EN ESPECIALISTAS DE DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES AVANZADOS.LA ARQUITECTURA ESCALABLE HEENS COMBINADA CON LA MINIATURIZACION ASIC PERMITE VISLUMBRAR MUCHAS APLICACIONES INDUSTRIALES INTEGRADAS ASI COMO OTRAS POSIBILIDADES EN MEDICINA Y NEUROCIENCIA. SNN\RISC-V\SISTEMAS BIOINSPIRADOS\SISTEMAS NEUROMORFICOS\INTELIGENCIA ARTIFICIAL\APRENDIZAJE AUTOMATICO\EMULACION HARDWARE DE SNNS\ASIC\HEENS

Conecta tu I+D

Entra hoy

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores