Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

TEC2008-01856

Financiado

PRINCIPIOS DE DISEÑO Y TEST DE SISTEMAS INTEGRADOS EN TERA-ESCALA

PRINCIPIOS DE DISEÑO Y TEST DE SISTEMAS INTEGRADOS EN TERA-ESCALALA TECNOLOGIA CMOS ES, ACTUALMENTE, LA TECNOLOGIA DOMINANTE EN LA FABRICACION DE CIRCUITOS INTEGRADOS Y SE ESPERA CONTINUE SIENDO ASI EN LOS PROXIMOS 5 AÑOS, SIN EMB... ver más

01/01/2008

UPC

551K€

Presupuesto del proyecto: 551K€

Líder del proyecto

Universidad Politécnica de Cataluña No se ha especificado una descripción o un objeto social para esta compañía.

Total investigadores 9

Financiación concedida El organismo AGENCIA ESTATAL DE INVESTIGACIÓN notifico la concesión del proyecto el día 2008-01-01 No tenemos la información de la convocatoria

0% 100%

Información adicional privada

No hay información privada compartida para este proyecto. Habla con el coordinador.

Participantes

UPC

Lider

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Proyectos interesantes

TEC2011-25017 MITIGACION DE EVENTOS TRANSITORIOS EN CIRCUITOS CMOS NANOMET... 146K€ Cerrado

TEC2009-07859 OPTIMIZACION DEL COMPORTAMIENTO DE CIRCUITOS INTEGRADOS BASA... 225K€ Cerrado

MODERN MOdeling and DEsign of Reliable, process variation-aware Nan... 27M€ Cerrado

TEC2013-45638-C3-3-R APROXIMACION MULTINIVEL AL DISEÑO ORIENTADO A LA FIABILIDAD... 268K€ Cerrado

TEC2013-45638-C3-1-R APROXIMACION MULTINIVEL AL DISEÑO ORIENTADO A LA FIABILIDAD... 294K€ Cerrado

TEC2013-45638-C3-2-R APROXIMACION MULTINIVEL AL DISEÑO ORIENTADO A LA FIABILIDAD... 261K€ Cerrado

Líder del proyecto

Universidad Politécnica de Cataluña No se ha especificado una descripción o un objeto social para esta compañía.

Total investigadores 9

Presupuesto del proyecto 551K€

Descripción del proyecto PRINCIPIOS DE DISEÑO Y TEST DE SISTEMAS INTEGRADOS EN TERA-ESCALALA TECNOLOGIA CMOS ES, ACTUALMENTE, LA TECNOLOGIA DOMINANTE EN LA FABRICACION DE CIRCUITOS INTEGRADOS Y SE ESPERA CONTINUE SIENDO ASI EN LOS PROXIMOS 5 AÑOS, SIN EMBARGO, LAS CONTINUAS TENDENCIAS DE MINIATURIZACION DE LOS DISPOSITIVOS Y EL ELEVADO AUMENTO DE LA COMPLEJIDAD DE LOS CIRCUITOS ESTAN CAUSANDO DIFICULTADES EN LAS DIVERSAS AREAS DEL DISEÑO Y TEST DE CIRCUITOS INTEGRADOS, LAS DIFICULTADES DE FABRICACION Y LAS PERDIDAS DEL RENDIMIENTO DE FABRICACION SE CONVIERTEN EN RETOS PARA LOS DIVERSOS AGENTES DEL DISEÑO Y FABRICACION DE CIRCUITOS, EN AÑOS ANTERIORES LOS ASPECTOS DE BAJO RENDIMIENTO DE FABRICACION, TEST Y FIABILIDAD DE LOS COMPONENTES ERA ALGO DESACOPLADO DE LAS FASES DE DISEÑO, ESTE ESCENARIO, DE IMPACTO CONSIDERABLE DE LAS LIMITACIONES DE FABRICACION EN LAS METODOLOGIAS DE DISEÑO Y TEST, YA ESTA VIGENTE ES LAS ACTUALES TECNOLOGIAS (GIGA-ESCALA) Y SE ACRECENTARAN EN LOS PROXIMOS AÑOS CUANDO LA TECNOLOGIA ALCANCE LA DENOMINADAS ¿ULTIMAS GENERACIONES¿ O TERA-ESCALA, HACIENDO QUE NO SEA POSIBLE O EFICIENTE LA IMPLEMENTACION DE CIRCUITOS TAL COMO LAS CONOCEMOS ACTUALMENTE (BINOMIO TECNOLOGIA-DISEÑO), MAS AUN, LAS NUEVAS METODOLOGIAS DE DISEÑO PRECISAS SERAN INTERESANTES PARA ATACAR EL PROBLEMA DEL DISEÑO DE SISTEMAS COMPLEJOS CON COMPONENTES NANOMETRICOS UTILIZANDO NUEVOS DISPOSITIVOS ACTUALMENTE EMERGENTES (NO CONVENCIONALES CMOS), ESTE PROYECTO DE INVESTIGACION QUIERE CONTEMPLAR EL MARCO COMPLETO DEL DISEÑO Y TEST DE LOS CIRCUITOS INTEGRADOS EN ESTE ESCENARIO DEFINIDO POR UNA TECNOLOGIA FRAGIL O IMPERFECTA, COMO UNION DE DOS EQUIPOS DE INVESTIGACION SE DESEA CONTEMPLAR DOS AREAS CRITICAS: EL AREA DEL DISEÑO DE PROCESADORES DIGITALES DE ALTAS PRESTACIONES Y EL DE LAS COMUNICACIONES INALAMBRICAS, EL ITRS DEL 2005 Y SU ACTUALIZACION EN EL 2006 IDENTIFICAN COMO AREAS CRITICAS DETERMINADAS LIMITACIONES DE FABRICACION, ENTRE ELLAS LA INCONTROLABILIDAD DE LAS TENSIONES UMBRALES, LA DESVIACION DE PARAMETROS DE LOS COMPONENTES, LA CAIDA DEL RENDIMIENTO DE FABRICACION, Y LA NECESIDAD DE NUEVAS TECNICAS DE TEST Y AUTO-TEST (BIST), LOS OBJETIVOS PERSEGUIDOS EN ESTAS AREAS SON:AREA DE DISEÑO Y TEST DE SISTEMAS PROCESADORES DIGITALES- NUEVOS PRINCIPIOS EN LA METODOLOGIA DE DISEÑO AL UTILIZAR COMPONENTES IMPERFECTOS- ESTABLECER NUEVAS ESTRATEGIAS EN LOS ESQUEMAS DE TEST Y TOLERANCIA A FALLOS PARA ESTOS CIRCUITOS Y ESCENARIO TECNOLOGICO,AREA DE DISEÑO Y TEST DE SISTEMAS DE COMUNICACION INALAMBRICA- DESARROLLO DE SOLUCIONES INNOVADORAS PARA EL DISEÑO TANTO A NIVEL CIRCUITO COMO DE ARQUITECTURA PARA ESTAS NUEVAS TECNOLOGIAS,- MODELACION Y OPTIMIZACION DE COMPONENTES PASIVOS PARA TRANSCEPTORES INALAMBRICOS EN FRECUENCIAS DE ONDAS MILIMETRICAS,- DESARROLLO DE NUEVAS ESTRATEGIAS PARA LA INSPECCION Y TEST DE EFECTOS PARASITOS ASI COMO LA DETERMINACION DE LOS FACTORES DE MERITO DE CIRCUITOS DIGITALES Y DE RF MEDIANTE MEDIDAS DE TEMPERATURA, Tecnologias teraescala\diseño\test y tolerancia a fallos\sistemas inalambricos de comunicación

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores