Hola,
¿eres nuevo aquí?

Registrate y conecta tu empresa con financiación pública, partners y proyectos.

TEC2008-05242

Financiado

NUEVAS ESTRATEGIAS DE DIAGNOSTICO Y TEST PARA CIRCUITOS INTEGRADOS CMOS NANOMETR...

EL INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS EN SU REVISION DEL 2006 (ITRS 2006 UPDATE) Y RECIENTEMENTE EN 2007 ITRS WINTER CONFERENCE, ANALIZA LAS TENDENCIAS RELACIONADAS CON EL ESCALADO DE LAS TECNOLOGIAS CMOS A CORTO... ver más

01/01/2008

UPC

8K€

Presupuesto del proyecto: 8K€

Líder del proyecto

Universidad Politécnica de Cataluña No se ha especificado una descripción o un objeto social para esta compañía.

Total investigadores 9

Ver Participantes

Financiación concedida El organismo AGENCIA ESTATAL DE INVESTIGACIÓN notifico la concesión del proyecto el día 2008-01-01

0% 100%

Participantes

UPC

Lider

Proyectos interesantes

TEC2011-25017 MITIGACION DE EVENTOS TRANSITORIOS EN CIRCUITOS CMOS NANOMET... 146K€ Cerrado

MODERN MOdeling and DEsign of Reliable, process variation-aware Nan... 27M€ Cerrado

TEC2013-45638-C3-3-R APROXIMACION MULTINIVEL AL DISEÑO ORIENTADO A LA FIABILIDAD... 268K€ Cerrado

TEC2013-45638-C3-1-R APROXIMACION MULTINIVEL AL DISEÑO ORIENTADO A LA FIABILIDAD... 294K€ Cerrado

TEC2013-45638-C3-2-R APROXIMACION MULTINIVEL AL DISEÑO ORIENTADO A LA FIABILIDAD... 261K€ Cerrado

BES-2011-044129 IMPACTO DE LA VARIABILIDAD EN LAS ESTRATEGIAS DE TEST Y DIAG... 41K€ Cerrado

Últimas noticias

25-11-2024: ECE En las últimas 48 horas el Organismo ECE ha otorgado 52 concesiones

25-11-2024: CMVAMADRID En las últimas 48 horas el Organismo CMVAMADRID ha otorgado 1 concesiones

25-11-2024: FUNDACION-EOI En las últimas 48 horas el Organismo FUNDACION EOI ha otorgado 6 concesiones

Líder del proyecto

Universidad Politécnica de Cataluña

Total investigadores 9

Presupuesto del proyecto 8K€

Descripción del proyecto EL INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS EN SU REVISION DEL 2006 (ITRS 2006 UPDATE) Y RECIENTEMENTE EN 2007 ITRS WINTER CONFERENCE, ANALIZA LAS TENDENCIAS RELACIONADAS CON EL ESCALADO DE LAS TECNOLOGIAS CMOS A CORTO, MEDIO Y LARGO PLAZO, PARA GARANTIZAR LA CALIDAD DE LOS PRODUCTOS ELECTRONICOS EN LAS NUEVAS TECNOLOGIAS NANOMETRICAS CON ESTRICTAS ESPECIFICACIONES DE BAJO CONSUMO, ALTA VELOCIDAD Y ELEVADA ROBUSTEZ SON NECESARIOS NUEVOS METODOS DE DISEÑO Y TEST ADAPTADOS A LOS NUEVOS ESCENARIOS, EL AUMENTO DE LA VARIABILIDAD DE LOS PARAMETROS DEL PROCESO, LAS TENSIONES DE ALIMENTACION (VOLTAJE), Y EL MAPA TERMICO DEL CIRCUITO (TEMPERATURA) EXIGEN NUEVOS METODOS ESTADISTICOS INNECESARIOS EN UN PASADO RECIENTE, EL ITRS IDENTIFICA LA NECESIDAD DE INNOVAR EN DISTINTOS CAMPOS PARA GARANTIZAR LA FIABILIDAD, ROBUSTEZ Y LA MANUFACTURABILIDAD (HIGH YIELD) DE CIRCUITOS Y SISTEMAS, LA CARACTERISTICA NUEVA DE ESTOS CIRCUITOS ES SU ALTA VARIABILIDAD (P,T,V) Y QUE A LA VEZ SUFREN FALLOS DESCONOCIDOS EN EL PASADO Y ATRIBUIBLES AL ESCALADO DE LAS GEOMETRIAS NANOMETRICAS,EL PROYECTO PROPUESTO SE CENTRA EN LA INVESTIGACION Y EL DESARROLLO DE NUEVAS ESTRATEGIAS DE DIAGNOSTICO EN ESTRUCTURAS DIGITALES (INTERCONEXIONES Y MEMORIAS) QUE DEBIDO AL PORCENTAJE DE AREA EMPLEADA TIENEN ALTA PROBABILIDAD DE PRESENTAR DEFECTOS, ASI MISMO SE CONSIDERAN LAS ARQUITECTURAS DE SEÑAL MIXTA (ANALOGICO-DIGITALES) QUE UTILIZAN GENERADORES DE FIRMAS DIGITALES, LOS RESULTADOS DEL DIAGNOSTICO PUEDEN SER UTILES EN MEJORAR LAS ESTRATEGIAS DE TEST ADAPTANDOLAS A LOS TIPOS DE DEFECTOS DIAGNOSTICADOS (ADAPTIVE TESTING), LOS OBJETIVOS GLOBALES DEL PROYECTO SE RESUMEN A CONTINUACION, LOS OBJETIVOS CONCRETOS SE RELACIONAN EN EL APARTADO 3 DE LA MEMORIA, A) INCREMENTAR LA CALIDAD Y FIABILIDAD DE CIRCUITOS ELECTRONICOS FABRICADOS EN CMOS, ESTE OBJETIVO SE ESPERA CONSEGUIR MEDIANTE TECNICAS DE TEST MEJORADAS GRACIAS A LA INFORMACION ESTADISTICA SOBRE LOS POSIBLES FALLOS DEL CIRCUITO INTEGRADO OBTENIDA MEDIANTE DIAGNOSTICO, B) IDENTIFICAR LOS NUEVOS MECANISMOS DE FALLO EN TECNOLOGIAS CMOS EMERGENTES, ESTE OBJETIVO SE ESPERA CONSEGUIR COLABORANDO ESTRECHAMENTE CON LAS DOS EPOS DEL PROYECTO, NXP HOLANDA Y ATMEL FRANCIA, ESTE OBJETIVO PUEDE RELACIONARSE CON EL RETO A MEDIO PLAZO (DESPUES DEL 2010) DEL ITRS 2006 UPDATE: TRANSICION DE LOS METODOS DE INSPECCION DESTRUCTIVA A DIAGNOSTICO NO DESTRUCTIVO QUE PERMITA IDENTIFICAR, LOCALIZAR Y DISTINGUIR LOS NUEVOS TIPOS DE DEFECTOS, C) FACILITAR LA VERIFICACION DE ESPECIFICACIONES Y EL TEST ESTRUCTURAL EN CIRCUITOS ANALOGICOS Y DE SEÑAL MIXTA (MIXED-SIGNAL) MEDIANTE LA GENERACION Y PROCESO DE FIRMAS DIGITALES, ESTE OBJETIVO PUEDE RELACIONARSE CON EL RETO A MEDIO PLAZO (DESPUES DEL 2010) DEL ITRS 2006 UPDATE: LAS TECNICAS DE DISEÑO PARA LATESTABILIDAD (DFT) Y BIST PARA CIRCUITOS ANALOGICOS Y MIXTOS DEBEN MADURAR PARA SIMPLIFICAR LA COMUNICACION CON LOS EQUIPOS DE TEST AUTOMATICO Y ADAPTARSE A LAS POSIBILIDADES DE LA INSTRUMENTACION,D) AUMENTAR LA COMPETITIVIDAD DEL GRUPO DE INVESTIGACION A NIVEL INTERNACIONAL, DADO EL INTERES EMERGENTE SOBRE EL DIAGNOSTICO Y TEST EN LAS NUEVAS TECNOLOGIAS CMOS, SE ESPERA SEGUIR EN LA TRAYECTORIA ACTUAL INICIADA EN EL PROYECTO TEC 2005 QUE FINALIZA ESTE AÑO Y QUE HA PERMITIDO BUENA VISIBILIDAD DEL GRUPO A NIVEL INTERNACIONAL, Defectos en CMOS\Fiabilidad\Test\Diagnostico\memorias semiconductoras\circuitos de señal mixta

Conecta tu I+D

Entra hoy

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores