ESTA PROPUESTA DE PRUEBA DE CONCEPTO TIENE SU ORIGEN EN EL PROYECTO COORDINADO RENASER4 (DESIGN AND VERIFICATION OF HETEROGENEOUS COMPUTING SYSTEMS ON CHIP FOR SPACE AND TERRESTRIAL APPLICATIONS IN RADIATION ENVIRONMENTS, PID2019-...
ver más
UNIVERSIDAD DE ALICANTE
No se ha especificado una descripción o un objeto social para esta compañía.
Total investigadores1047
Financiación
concedida
El organismo AGENCIA ESTATAL DE INVESTIGACIÓN notifico la concesión del proyecto
el día 2023-01-01
No tenemos la información de la convocatoria
0%
100%
Información adicional privada
No hay información privada compartida para este proyecto. Habla con el coordinador.
¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video
UNIVERSIDAD DE ALICANTE
No se ha especificado una descripción o un objeto social para esta compañía.
Total investigadores1047
Presupuesto del proyecto
142K€
Descripción del proyecto
ESTA PROPUESTA DE PRUEBA DE CONCEPTO TIENE SU ORIGEN EN EL PROYECTO COORDINADO RENASER4 (DESIGN AND VERIFICATION OF HETEROGENEOUS COMPUTING SYSTEMS ON CHIP FOR SPACE AND TERRESTRIAL APPLICATIONS IN RADIATION ENVIRONMENTS, PID2019-106455GB-C21 Y PID2019-106455GB-C22), QUE ES LA CONTINUACION DE 15 AÑOS DE ESFUERZOS DE LOS GRUPOS DE INVESTIGACION DE LA UC3M Y LA UA EN EL CAMPO DE LOS EFECTOS DE LA RADIACION EN DISPOSITIVOS SEMICONDUCTORES. EN EL ANTERIOR PROYECTO RENASER4, LA UC3M Y LA UA DESARROLLARON Y VALIDARON CON EXITO DIVERSAS TECNICAS DE MITIGACION SOBRE MICROPROCESADORES ARM. EN CONCRETO: (I) TECNICAS BASADAS EN EL INTERFAZ DE TRAZA PARA EL DIAGNOSTICO DE ERRORES EN LINEA, (II) TECNICAS DE EJECUCION EN MODO LOCKSTEP MACRO Y MICRO SINCRONIZADAS, Y (III) TECNICAS HIBRIDAS QUE COMBINAN EL INTERFAZ DE TRAZA Y LA EJECUCION EN MODO LOCKSTEP BASADO EN SOFTWARE. EN ESTA PROPUESTA, SE DESARROLLARA UN CONJUNTO DE MODULOS ORIENTADOS AL USUARIO FINAL (IPS DE HARDWARE, BIBLIOTECAS DE SOFTWARE Y HERRAMIENTAS) PARA APLICAR ESTAS TECNICAS A LA ARQUITECTURA RISC-V. TAL Y COMO SE DEFINE EN LA SPACE MICROPROCESSOR EUROPEAN ROADMAP, RISC-V ES LA ARQUITECTURA DE ADOPCION PARA LOS NUEVOS DESARROLLOS, DESPLAZANDO A LAS ARQUITECTURAS LEON Y ARM Y ALLANANDO EL CAMINO PARA LA APARICION DE MULTIPLES IMPLEMENTACIONES DIRIGIDAS A LA INDUSTRIA DE NEW SPACE.EL SUBPROYECTO UA SE ENCARGARA DEL DESARROLLO DE LA PARTE DE SOFTWARE DE LOS MODULOS, INCLUIDOS CONTROLADORES, BIBLIOTECAS DE APOYO Y HERRAMIENTAS PARA UNA APLICACION SEMIAUTOMATICA Y TRANSPARENTE DE LA PROTECCION DEL CODIGO. SE DESARROLLARAN DOS CASOS DE USO Y SE INTEGRARAN EN DOS PROTOTIPOS TECNOLOGICOS, QUE SE VALIDARAN PARA APLICACIONES ESPACIALES MEDIANTE TEST DE RADIACION. ADEMAS, SE DEFINIRA UN MODELO DE NEGOCIO BASADO EN LA PROTECCION DE LA PROPIEDAD INTELECTUAL PARA LA EXPLOTACION INDUSTRIAL DE LOS MODULOS. RISC-V\FAULT TOLERANCE\RADIATION HARDENING\NEW SPACE