Descripción del proyecto
EL SUBPROYECTO 2 SE CENTRA EN LOS SIGUIENTES ASPECTOS CONCRETOS DEL PROYECTO COORDINADO GENERAL: 1) CONTRIBUIR A LA REALIZACION REAL DE LOS DISEÑOS DE NUEVAS ARQUITECTURAS DE CORE Y ACELERADOR, BASADAS EN ARQUITECTURAS ABIERTAS RISC-V, ASI COMO SU CO-DISEÑO HARDWARE/SOFTWARE Y SU EVALUACION; 2) EXPLORAR EL USO DE NUEVAS TECNOLOGIAS DE MEMORIA PARA EL DISEÑO DE NIVELES DE CACHE COMPARTIDOS EN ARQUITECTURAS MULTICORE; 3) CONTRIBUIR AL DESARROLLO MODELOS DE PROGRAMACION CON EL OBJETIVO DE SOPORTAR LA ACELERACION EN FPGA Y EXPLORAR EL SOPORTE HARDWARE A LA GESTION DE TAREAS EN MODELOS DE PROGRAMACION OMPSS-2 Y OPENMP; 4) MEJORAR LOS ENTORNOS DE EJECUCION HPC BASADOS EN INFRAESTRUCTURAS VIRTUALIZADAS, ATENDIENDO A COMPROMISOS EN LOS CRITERIOS DE RENDIMIENTO, UTILIZACION DE LA ENERGIA Y CONSUMO DE POTENCIA; Y 5) EXPLORAR TECNICAS QUE PERMITAN LA ACELERACION DE REDES NEURONALES MEDIANTE COMPRESION DE DATOS Y USO DE REPRESENTACIONES ALTERNATIVAS PARA DICHOS DATOS, SUPERCOMPUTACION\COMPUTACION ALTAS PRESTACIONES\BIG DATA\INTELIGENCIA ARTIFICIAL\ARQUITECTURA COMPUTADORES\MODELOS PROGRAMACION\ENTORMOS EJECUCION