Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

TETTRA

Financiado

Cerrado

Towards Enhanced III V Tunnel Transistors

"Tunnel transistors are currently considered promising candidates for future low-power high performance information processing applications. The proposed project TETTRA – Towards Enhanced III-V Tunnel TRAnsistors – is dedicated to... ver más

31/03/2014

IBM

185K€

Presupuesto del proyecto: 185K€

Líder del proyecto

IBM RESEARCH GMBH No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Fecha límite participación Sin fecha límite de participación.

Financiación concedida El organismo FP7 notifico la concesión del proyecto el día 2014-03-31 No tenemos la información de la convocatoria

0% 100% 100%

Información adicional privada

No hay información privada compartida para este proyecto. Habla con el coordinador.

1 Participantes

IBM

0.00€ | Lider

Proyectos interesantes

INTEGRASION

Nanotechnology

Electronics

212K€ Cerrado

PDC2023-145888-I00

Electronics

Nanotechnology

166K€ Cerrado

III-V NWS ON SI

Nanotechnology

Electronics

100K€ Cerrado

USEMITE

Electronics

Applied Physics

183K€ Cerrado

2D-InTune

Electronics

Applied Physics

Cerrado

2DSFSO

Electronics

Applied Physics

Cerrado

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Líder del proyecto

IBM RESEARCH GMBH No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Presupuesto del proyecto 185K€

Fecha límite de participación Sin fecha límite de participación.

Descripción del proyecto "Tunnel transistors are currently considered promising candidates for future low-power high performance information processing applications. The proposed project TETTRA – Towards Enhanced III-V Tunnel TRAnsistors – is dedicated to the fabrication and characterization of III-V nanowire tunnel field-effect transistors (FETs). III-V semiconductor heterostructure nanowires, grown on Si substrates by means of the selective-area-epitaxy method, serve as basis for the tunnel FETs. The project concentrates on n-type tunnel FETs and furthermore focuses on one specific realization with regard to the choice of materials involved; i.e. n-type tunnel FETs consisting of a p-type GaSb source, an InxGa1-xAs channel, and an n-type InAs drain. This sequence of III-V materials is grown in the form of vertical heterostructure nanowires directly on silicon substrates, with InAs being in contact with the substrate and GaSb forming the nanowire tip. The heterostructure nanowires are then processes into vertical, gate-all-around tunnel FETs. The fabrication of the nanowire heterostructure and the processing of the III-V nanowire tunnel represent one of two main objectives of the project. Investigations on the growth of GaSb on InxGa1-xAs, on the p-doping of GaSb, and on metal contacts to GaSb are preceding the tunnel FET fabrication. The second objective of the project comprises the electrical characterization of the nanowire-oxide interface properties and the electrical characterization of III-V tunnel FETs. For characterizing the nanowire-oxide interface properties two independent techniques will be employed: capacitance-voltage measurements and the charge-pumping technique. Both deliver the interface trap level density, Dit, and both have been demonstrated to be applicable to single nanowire capacitors and FETs, respectively. Characterization is complemented by detailed investigations of the electrical properties of the III-V nanowire tunnel FETs."

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores