Descripción del proyecto
COMO SE HA MENCIONADO PREVIAMENTE, ESTE PROYECTO COORDINADO TIENE COMO OBJETIVO GLOBAL DESARROLLAR TECNICAS PARA MEJORAR LA ESCALABILIDAD DE DICHOS SERVIDORES EN TERMINOS DE PRESTACIONES Y ENERGIA, TAMBIEN SE DESARROLLARAN APLICACIONES QUE APROVECHEN ESTAS MEJORAS, Y QUE TENGAN UN GRAN IMPACTO EN LOS RETOS 7º (SOCIEDAD DIGITAL), 1º (SALUD) Y 8º (SEGURIDAD),PARA CONTRIBUIR AL OBJETIVO GLOBAL DEL PROYECTO COORDINADO, EN ESTE SUBPROYECTO SE DESARROLLARAN NUEVAS PROPUESTAS EN LAS LINEAS DE INVESTIGACION SEGUIDAS TRADICIONALMENTE POR NUESTRO GRUPO, TRABAJANDO EN TEMAS DE ARQUITECTURA DE LOS NUCLEOS DE PROCESAMIENTO, DEL SUBSISTEMA DE MEMORIA Y DE LAS REDES DE INTERCONEXION, ADEMAS, SE DEDICARA UNA PARTE IMPORTANTE DEL ESFUERZO A MEJORAR LA ARQUITECTURA DE ACELERADORES HARDWARE CON MAYOR PROYECCION FUTURA, GLOBALMENTE SE BUSCA MEJORAR LAS PRESTACIONES AL TIEMPO QUE SE MAXIMIZA LA CAPACIDAD DE CALCULO POR VATIO DE POTENCIA ELECTRICA CONSUMIDA,EN CONCRETO, EN EL AMBITO DE LOS NODOS DE PROCESAMIENTO, SE DESARROLLARA INVESTIGACION SOBRE ARQUITECTURA DE ACELERADORES CUANTICOS (CENTRANDONOS EN EL MOVIMIENTO OPTIMIZADO DE LOS ESTADOS CUANTICOS), ARQUITECTURA DE ACELERADORES PARA REDES NEURONALES (BASADOS EN ARQUITECTURAS SISTOLICAS INTERCONECTABLES), ESTRATEGIAS DE PARTICIONADO DE CACHE (EVITANDO QUE ALGUNAS APLICACIONES SE VEAN SERIAMENTE PERJUDICADAS SIN PERDIDA DE PRESTACIONES GLOBALES) EN PROCESADORES COMERCIALES, ESQUEMAS DE PREBUSQUEDA ADAPTATIVA (DE MANERA INDEPENDIENTE PARA CADA NUCLEO) EN PROCESADORES MULTINUCLEO COMERCIALES, Y REDES EN EL CHIP CON SOPORTE PARA GARANTIAS DE TIEMPO DE TRANSMISION Y DE ANCHOS DE BANDA PARA CADA APLICACION, EN EL CONTEXTO DE OTROS SUBSISTEMAS SE INVESTIGARA SOBRE TECNOLOGIAS DE RED PARA SISTEMAS EXASCALE Y SERVIDORES DE GRAN TAMAÑO (DESARROLLANDO UN NUEVO ENFOQUE PARA RESOLVER GLOBALMENTE EL PROBLEMA DE LA CONGESTION) Y TOPOLOGIAS PARA REDES DE INTERCONEXION FOTONICAS, ARQUITECTURA DE SERVIDORES\DEEP LEARNING\COMPUTACIÓN CUÁNTICA\PROTOTIPADO FPGA