Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

TIN2013-43228-P

Financiado

TECNOLOGIAS EMERGENTES Y SU IMPACTO EN LOS COMPUTADORES FUTUROS: NUEVAS PROPUEST...

TECNOLOGIAS EMERGENTES Y SU IMPACTO EN LOS COMPUTADORES FUTUROS: NUEVAS PROPUESTAS AQUITECTONICAS ESTE PROYECTO SE CENTRA EN EXPLORAR Y APROVECHAR EL USO DE NUEVAS TECNOLOGIAS DE IMPLEMENTACION EN LA ARQUITECTURA DE LOS PROCESADORES DE ALTO RENDIMIENTO FUTUROS, ACTUALMENTE, LA INDUSTRIA DE LOS COMPUTADORES SE ESTA ACERCANDO AL... ver más

01/01/2013

UNICAN

44K€

Presupuesto del proyecto: 44K€

Líder del proyecto

UNIVERSIDAD DE CANTABRIA No se ha especificado una descripción o un objeto social para esta compañía.

Total investigadores 470

Financiación concedida El organismo AGENCIA ESTATAL DE INVESTIGACIÓN notifico la concesión del proyecto el día 2013-01-01 No tenemos la información de la convocatoria

0% 100%

Participantes

UNICAN

Lider

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Proyectos interesantes

TIN2010-18368 MICROARQUITECTURA Y COMPILADORES PARA FUTUROS PROCESADORES I... 242K€ Cerrado

TIN2013-46957-C2-1-P JERARQUIA DE MEMORIA Y APLICACIONES 129K€ Cerrado

TIN2013-44375-R MICROARQUITECTURA Y COMPILADORES PARA FUTUROS PROCESADORES I... 333K€ Cerrado

PID2019-105660RB-C22 REDES DE INTERCONEXION, ACELERADORES HARDWARE Y OPTIMIZACION... 130K€ Cerrado

PDC2022-133323-I00 PROCESADOR FUERA DE ORDEN MULTINUCLEO CONSCIENTE DE LA APLIC... 148K€ Cerrado

PCI2022-132935 THE EUROPEAN PROCESSOR INITIATIVE (EPI) SGA2 3K€ Cerrado

Líder del proyecto

UNIVERSIDAD DE CANTABRIA No se ha especificado una descripción o un objeto social para esta compañía.

Total investigadores 470

Presupuesto del proyecto 44K€

Descripción del proyecto ESTE PROYECTO SE CENTRA EN EXPLORAR Y APROVECHAR EL USO DE NUEVAS TECNOLOGIAS DE IMPLEMENTACION EN LA ARQUITECTURA DE LOS PROCESADORES DE ALTO RENDIMIENTO FUTUROS, ACTUALMENTE, LA INDUSTRIA DE LOS COMPUTADORES SE ESTA ACERCANDO AL PUNTO EN EL QUE LA TECNOLOGIA CMOS PUEDE ESTAR ALCANZANDO UNA FRONTERA DONDE EL COSTE Y FIABILIDAD DE LOS DISPOSITIVOS SEA CADA VEZ MAS DIFICIL DE ASUMIR, EN EL PASADO, LAS MEJORAS TECNOLOGICAS, EN PARTICULAR A TRAVES DE LA LEY DE ESCALADO EN POTENCIA, HAN CONTRIBUIDO DE FORMA SIGNIFICATIVA AL INCREMENTO DE RENDIMIENTO Y EFICIENCIA DE LOS PROCESADORES, DESAFORTUNADAMENTE, HOY EN DIA, LA TECNOLOGIA SOLO CONTRIBUYE A MEJORAR LA CUENTA DE TRANSISTORES DISPONIBLES POR CHIP, ES RESPONSABILIDAD EXCLUSIVA DE LOS ARQUITECTOS SEGUIR IDEANDO MODOS DE CONVERTIR DICHA DISPONIBILIDAD EN MEJORAS DE RENDIMIENTO, EFICIENCIA Y FIABILIDAD EXIGIDAS POR EL USUARIO FINAL,EN ESTE PROYECTO ABORDAREMOS EL RETO ACUDIENDO A LA INCORPORACION DE TECNOLOGIAS EMERGENTES ALTERNATIVAS A CMOS Y SUFICIENTEMENTE MADURAS COMO PARA UN INMINENTE USO PRACTICO, EN PARTICULAR, EL TRABAJO SE CENTRA EN EL DESARROLLO DE NUEVAS PROPUESTAS ARQUITECTURALES BASADAS EN LAS VENTAJAS QUE APORTAN EL APILADO VERTICAL (O 3D STACKING) Y DETERMINADOS TIPOS DE MEMORIAS NO VOLATILES (O NVM), EL APILADO VERTICAL, NO SOLO LOGRA MULTIPLICAR EL NUMERO DE TRANSISTORES EN UN UNICO ENCAPSULADO, SINO QUE EXPONDRA INTERESANTES PROPIEDADES, TALES COMO REDUCIDA LATENCIA Y, EN PRINCIPIO, ALTO ANCHO DE BANDA DISPONIBLE EN LAS CONEXIONES VERTICALES, DICHAS CARACTERISTICAS PUEDEN SER APROVECHADAS DESDE EL PUNTO DE VISTA DE LA ARQUITECTURA DEL SISTEMA Y LOGRAR ASI MANTENER LA TENDENCIA DE RENDIMIENTO Y FIABILIDAD QUE SE HA LOGRADO EN EL PASADO, CON EL ESCALADO TECNOLOGICO, SIN EMBARGO, EL 3D STACKING NO ESTA EXENTO DE RETOS, EN PRIMER LUGAR, LA TEMPERATURA HA DE SER GESTIONADA CUIDADOSAMENTE DADA LA DENSIDAD DE POTENCIA QUE IMPLICA APILAR ELEMENTOS ACTIVOS, EN SEGUNDO LUGAR, SE INCREMENTARA EL NUMERO DE TRANSISTORES POR PIN DE ENTRADA-SALIDA EN EL EMPAQUETAMIENTO, EXACERBANDO LOS EFECTOS ADVERSOS DEL OFF-CHIP BANDWIDTH WALL, EN ESTAS CONDICIONES, LA CONTENCION EN EL ACCESO A MEMORIA PUEDE LLEGAR A SER INSOSTENIBLE, EN ESTE PROYECTO SE PROPONE EXPLORAR Y APROVECHAR EL USO INTENSIVO DE NVM EN LA JERARQUIA DE MEMORIA ON-CHIP Y EN LA MICRO-ARQUITECTURA DEL PROCESADOR PARA AMINORAR LA DENSIDAD TERMICA DEL SISTEMA Y MINIMIZAR LA FRECUENCIA DE LOS ACCESOS OFF-CHIP,ADEMAS DE LOS IMPORTANTES RESULTADOS FORMATIVOS, EL DESARROLLO DEL PROYECTO DARA LUGAR A LA DEFINICION DE UN MULTIPROCESADOR EN CHIP (CMP) QUE LOGRE SACAR PARTIDO, TANTO A NIVEL DE LA JERARQUIA DE MEMORIA ON-CHIP COMO DE LA MICRO-ARQUITECTURA DE LOS CORES, DE LAS VENTAJAS DE LAS TECNOLOGIAS CITADAS PREVIAMENTE, SOLVENTANDO SUS LIMITACIONES, EN PARTICULAR, ES POSIBLE ESPERAR MECANISMOS DE INTERCONEXION TOLERANTES A FALLOS, PROTOCOLOS DE COHERENCIAS ESCALABLES Y ADAPTADOS A UNA JERARQUIA DE CACHE MULTINIVEL MASIVA Y UNA GESTION EFICIENTES DE LOS RECURSOS DE EJECUCION QUE PERMITAN MAXIMIZAR LA EFECTIVIDAD DEL HARDWARE DE MODO DIRECTO, DE FORMA IMPLICITA A TODO LO ANTERIOR, SE CONTINUARA ACTUALIZANDO Y MEJORANDO EL COMPLEJO ENTORNO DE EVALUACION QUE EL EXITO DEL PROYECTO PRECISA, LEY DE MOORE\ PROCESADORES DE ALTO RENDIMIENTO\ APILADO VERTICAL\ MEMORIA NO VOLÁTIL\ RENDIMIENTO\ FIABILIDAD\ CONSUMO ENERGÉTICO\ SIMULACIÓN.

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores