Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

HTCMP

Financiado

Cerrado

Heterogeneous Chip Multiprocessor Design

Increasing complexity of applications and their large dataset sizes make it imperative to consider novel architectures that are efficient from both performance and power angles. Chip Multiprocessors (CMP) are one such example wher... ver más

31/03/2013

BILKENTUNIVERSITY...

100K€

Presupuesto del proyecto: 100K€

Líder del proyecto

BILKENT UNIVERSITESI VAKIF No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Fecha límite participación Sin fecha límite de participación.

Financiación concedida El organismo FP7 notifico la concesión del proyecto el día 2013-03-31 No tenemos la información de la convocatoria

0% 100% 100%

Información adicional privada

No hay información privada compartida para este proyecto. Habla con el coordinador.

1 Participantes

BILKENTUNIVERSITY BILIM KENT...

0.00€ | Lider

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Proyectos interesantes

Load Slice Core Load Slice Core A Power and Cost Efficient Microarchitectur... 2M€ Cerrado

SPEAR Specialisable Programmable Efficient and Robust Microproce... 1M€ Cerrado

TIN2010-18368 MICROARQUITECTURA Y COMPILADORES PARA FUTUROS PROCESADORES I... 242K€ Cerrado

TIN2013-46957-C2-1-P JERARQUIA DE MEMORIA Y APLICACIONES 129K€ Cerrado

PTQ-08-02-07325 DISEÑO DE PROCESADORES CON MULTIPLES NUCLEOS 96K€ Cerrado

PHARAON Parallel Heterogeneous Architecture for Real time Applicat... 4M€ Cerrado

Líder del proyecto

BILKENT UNIVERSITESI VAKIF No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Presupuesto del proyecto 100K€

Fecha límite de participación Sin fecha límite de participación.

Descripción del proyecto Increasing complexity of applications and their large dataset sizes make it imperative to consider novel architectures that are efficient from both performance and power angles. Chip Multiprocessors (CMP) are one such example where multiple processor cores are placed into the same die. As technology scales, the International Technology Roadmap for Semiconductors (ITRS) projects that the number of cores in a chip multiprocessor (CMP) will drastically increase to satisfy performance requirements of future applications. A critical question that needs to be answered in CMPs is the size and strength of the cores. Homogeneous chip multiprocessors provide only one type of core to match these various application requirements, consequently not fully utilizing the available chip area and power budget. The ability to dynamically switch between different cores, and power down unused cores gives a key advantage to heterogeneous chip multiprocessing. One of the challenging problems in the context of heterogeneous chip multiprocessor systems is the placement of processor cores and storage blocks within the available chip area. Focusing on such a heterogeneous chip multiprocessor, we address different design decision problems. First, decide on the memory hierarchy design and its distribution within the available chip area. Second, distribute effectively the available area among the processor cores and the memory blocks (cache). Third, select the optimum number of processors and their types among the available processor types. Fourth, perform thread and data distribution within the given processor and memory design. Fifth, evaluate improvements brought by advanced techniques, such as 3D designs. Our past experience and preliminary results indicate that the proposed approach will be able to generate promising results.

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores