GAS EN EL INTERIOR Y EN EL ENTORNO DE LAS GALAXIAS. PREPARACION CIENTIFICA PARA...
GAS EN EL INTERIOR Y EN EL ENTORNO DE LAS GALAXIAS. PREPARACION CIENTIFICA PARA SKA Y CONTRIBUCION AL DISEÑO DEL FLUJO DE DATOS - PROCESADO DE DATOS EN HARDWARE
EL SUBPROYECTO AMIGA6 - PROCESADO DE DATOS EN HARDWARE ES PARTE DEL PROYECTO COORDINADO "GAS EN EL INTERIOR Y EN EL ENTORNO DE LAS GALAXIAS, PREPARACION CIENTIFICA PARA SKA Y CONTRIBUCION AL DISEÑO DEL FLUJO DE DATOS", Y PLANTEA L...
ver más
RTI2018-096228-B-C33
AMIGA7: ENTORNOS EXTREMOS DE GALAXIAS CON LOS PRECURSORES DE...
48K€
Cerrado
PRE2019-089219
AMIGA7: ENTORNOS EXTREMOS DE GALAXIAS CON LOS PRECURSORES DE...
98K€
Cerrado
EQC2019-006066-P
Laboratorio de Cualificación Electro-Óptica (CEOLAB)
200K€
Cerrado
LIFT
Lightning corona Imaging From a radio Telescope
2M€
Cerrado
MathAm
Mathematical Structures in Scattering Amplitudes
1M€
Cerrado
QuMeta
Space-time quantum metasurfaces with two-dimensional layered...
200K€
Cerrado
Últimas noticias
27-11-2024:
Videojuegos y creaci...
Se abre la línea de ayuda pública: Ayudas para la promoción del sector del videojuego, del pódcast y otras formas de creación digital
27-11-2024:
DGIPYME
En las últimas 48 horas el Organismo DGIPYME ha otorgado 1 concesiones
Descripción del proyecto
EL SUBPROYECTO AMIGA6 - PROCESADO DE DATOS EN HARDWARE ES PARTE DEL PROYECTO COORDINADO "GAS EN EL INTERIOR Y EN EL ENTORNO DE LAS GALAXIAS, PREPARACION CIENTIFICA PARA SKA Y CONTRIBUCION AL DISEÑO DEL FLUJO DE DATOS", Y PLANTEA LA INVESTIGACION EN EL DISEÑO E IMPLEMENTACION DE MODULOS DE PROCESADO DIGITAL DE SEÑAL (DSP) COMO PARTE DE LAS TAREAS ASIGNADAS A ESPAÑA EN EL CONSORCIO CSP (CENTRAL SIGNAL PROCESSOR) DEL PROYECTO INTERNACIONAL PARA EL DESARROLLO DEL RADIO INTERFEROMETRO SKA (SQUARE KILOMETER ARRAY), IGUALMENTE PLANTEA LA TRANSFERENCIA DE CONOCIMIENTO AL CONSORCIO SDP (SCIENCE DATA PROCESSOR) DE SKA EN RELACION CON EL CONSUMO ENERGETICO EN HARDWARE, AL EVALUAR LA COMPUTACION DE ALTAS PRESTACIONES SOBRE DISPOSITIVOS RECONFIGURABLES (FPGAS) Y LA MEJORA DE LA EFICIENCIA ENERGETICA EN CENTROS DE DATOS, EL PROYECTO SE ALINEA CON VARIAS CONVOCATORIAS DE H2020, INCLUYENDO ICT4,4-2017 E ICT2,1-2016,LA IMPLEMENTACION DE MODULOS DSP PLANTEA DOS OBJETIVOS PRINCIPALES: (1) LA OPTIMIZACION DE LOS BLOQUES DEFINIDOS EN EL CONSORCIO CSP PARA EL PROCESADO INICIAL DE LAS SEÑALES OBTENIDAS DE LAS ANTENAS; Y (2) EL DESARROLLO DE HERRAMIENTAS AVANZADAS DE CUANTIFICACION Y SINTESIS ORIENTADA A FPGAS QUE AUTOMATICEN DICHAS OPTIMIZACIONES Y SE INTEGREN EN EL FLUJO DE DISEÑO DEL CONSORCIO CASPER QUE ES EL QUE APORTA LOS DESARROLLOS ELECTRONICOS A SKA, EL OBJETIVO (1) PRESENTA RETOS ASOCIADOS AL PROCESADO MASIVO DE DATOS E INCLUYE LA INTERFAZ DE DIGITALIZACION, EL MODULO DE CORRELACION/CONFORMACION DE HAZ, Y LA INTERFAZ CON EL MODULO DE SINCRONIZACION GLOBAL DE LAS SEÑALES, ESTE ULTIMO A DISEÑAR EN COLABORACION CON EL SUBPROYECTO ASOCIADO AL CONSORCIO SADT (SIGNAL AND DATA TRANSPORT), EL OBJETIVO (2) PERSIGUE SUPERAR LAS LIMITACIONES DE LOS METODOS GENERALES ACTUALMENTE UTILIZADOS EN CASPER MEDIANTE TECNICAS DE CUANTIFICACION Y SINTESIS FUERTEMENTE ACOPLADAS Y ADAPTADAS A LOS REQUISITOS ESPECIFICOS DE CADA MODULO DSP, ESTAS HERRAMIENTAS SE INTEGRAN EN EL ENTORNO DE COMPILACION ABIERTO LLVM (LOW LEVEL VIRTUAL MACHINE), Y AMPLIAN TRABAJOS ANTERIORES DEL EQUIPO INVESTIGADOR EN COMPILACION PARA FPGAS,LAS TAREAS ADICIONALES DE TRANSFERENCIA DE CONOCIMIENTO SE PLANTEAN EN COLABORACION CON EL PROYECTO COORDINADOR ASOCIADO AL CONSORCIO SDP Y CON LA VALORACION FAVORABLE POR PARTE DE ARCH-SDP, EN LINEA CON SU INTERES POR SUPERAR EL DESAFIO QUE SUPONE EL CONSUMO ENERGETICO (P,E, PROYECTO BIOSTIRLING-4SKA DEL FP7 CON PARTICIPACION DEL PROYECTO DEL COORDINADOR), POR UN PARTE, SE EVALUA EL USO DE FPGAS EN EL CLUSTER DE COMPUTACION, DADA LA GRAN REDUCCION DE CONSUMO QUE OFRECEN ESTOS DISPOSITIVOS FRENTE A LOS PROCESADORES CONVENCIONALES O GRAFICOS, ADEMAS DE SUS MAYORES PRESTACIONES GRACIAS A SU GRAN PARALELISMO INTERNO, EL OBJETIVO ES DETERMINAR LA VIABILIDAD Y EL COSTE (ESFUERZO DE DISEÑO, HARDWARE) DE IMPLEMENTAR EN FPGAS CIERTOS ALGORITMOS HPC UTILIZADOS POR EL CONSORCIO SDP, SE CONSIDERAN PLACAS ACELERADORAS CON FPGAS, SIENDO APROPIADO QUE DICHA EVALUACION LA REALICE UN EQUIPO EXPERTO EN EL DISEÑO Y USO DE ESTOS COMPONENTES, POR OTRA, SE PLANTEA UN ANALISIS DE LOS ALGORITMOS DE SKA-SDP MAS RELEVANTES PARA REALIZAR PROPUESTAS PARA LA MEJORA DE LA EFICIENCIA ENERGETICA DEL CLUSTER DE COMPUTACION MEDIANTE MODELOS DE PREDICCION Y ESTRATEGIAS DINAMICAS DE DISTRIBUCION DE CARGA ESPECIFICAS PARA DICHAS APLICACIONES, ESTE ANALISIS ESTA AVALADO POR LA EXPERIENCIA PREVIA DEL EQUIPO DE INVESTIGACION EN ESTE CAMPO EN EL QUE HA APORTADO MULTIPLES CONTRIBUCIONES NOVEDOSAS, SKA\CSP\FPGA\DSP\CAD\CASPER\CUANTIFICACIÓN\SÍNTESIS\ACELERACIÓN\EFICIENCIA ENERGÉTICA
Seleccionando "Aceptar todas las cookies" acepta el uso de cookies para ayudarnos a brindarle una mejor experiencia de usuario y para analizar el uso del sitio web. Al hacer clic en "Ajustar tus preferencias" puede elegir qué cookies permitir. Solo las cookies esenciales son necesarias para el correcto funcionamiento de nuestro sitio web y no se pueden rechazar.
Cookie settings
Nuestro sitio web almacena cuatro tipos de cookies. En cualquier momento puede elegir qué cookies acepta y cuáles rechaza. Puede obtener más información sobre qué son las cookies y qué tipos de cookies almacenamos en nuestra Política de cookies.
Son necesarias por razones técnicas. Sin ellas, este sitio web podría no funcionar correctamente.
Son necesarias para una funcionalidad específica en el sitio web. Sin ellos, algunas características pueden estar deshabilitadas.
Nos permite analizar el uso del sitio web y mejorar la experiencia del visitante.
Nos permite personalizar su experiencia y enviarle contenido y ofertas relevantes, en este sitio web y en otros sitios web.