Descripción del proyecto
EL OBJETIVO GENERAL DEL PROYECTO ES EL DESARROLLO DE TECNICAS PARA EL ENDURECIMIENTO DE DIFERENTES TIPOS DE CIRCUITOS QUE, DEBIDO A LA CRECIENTE MINIATURIZACION EN LOS PROCESOS DE FABRICACION, SE HAN IDO HACIENDO CADA VEZ MAS SUSCEPTIBLES DE SER AFECTADOS POR LA PRESENCIA DE RADIACION, ENTRE LOS CIRCUITOS QUE VAMOS A CONSIDERAR, SE ENCUENTRAN LAS MEMORIAS DE SEMICONDUCTORES Y LOS DISPOSITIVOS RECONFIGURABLES TIPO FPGA, ESTE OBJETIVO PRINCIPAL SE VERA COMPLEMENTADO POR UN PROCESO DE VALIDACION DE DICHAS TECNICAS, MEDIANTE EL EMPLEO DE ALGORITMOS COMPLEJOS SUSCEPTIBLES DE SER IMPLEMENTADOS CON LAS TECNOLOGIAS MENCIONADAS,EN UN PRIMER LUGAR, SE TRABAJARA EN EL DESARROLLO DE TECNICAS DE ENDURECIMIENTO Y PROTECCION DE MEMORIAS, TANTO COMERCIALES COMO INTEGRADAS EN OTRO TIPO DE DISPOSITIVOS, DENTRO DE LA PROTECCION FRENTE A ERRORES PRODUCIDOS POR UNA UNICA PARTICULA, SEU (SIGLE EVENTS UPSETS), SERA FUNDAMENTAL DETECTAR Y PROTEGER ESTOS DISPOSITIVOS FRENTE A ERRORES EN UNA UNICA CELDA (SINGLE BIT UPSET O SBU) O VARIAS CELDAS (MBU/MCU O MULTIPLE BIT UPSET/MULTIPLE CELL UPSET), MEDIANTE REGLAS Y ANALISIS QUE PERMITAN CORRELACIONAR LOS ERRORES OBSERVADOS, LAS DIRECCIONES LOGICAS A LAS QUE CORRESPONDEN, SUS UBICACIONES FISICAS, ETC, ESTE ANALISIS SE REALIZARA SOBRE DISTINTOS TIPOS DE TECNOLOGIAS DE MEMORIA, SE PRETENDEN ADEMAS COMBINAR CON ASPECTOS DE BAJO CONSUMO, EVALUANDO EL POSIBLE AUMENTO DE LA SENSIBILIDAD DEL DISPOSITIVO A LA RADIACION CUANDO SE APLICAN TECNICAS DE REDUCCION DE LA TENSION DE ALIMENTACION DVS, Y VER QUE GRADO DE PROTECCION FRENTE A ESTA PERDIDA DE FIABILIDAD OFRECEN DISTINTOS METODOS DE ENDURECIMIENTO,EN UN SEGUNDO LUGAR, SE DESARROLLARAN TECNICAS PARA LA PROTECCION DE CIRCUITOS TIPO FPGA QUE INCLUYAN ELEMENTOS RECONFIGURABLES DE GRANO GRUESO, PARA ESTOS DISPOSITIVOS, MUY VULNERABLES A LOS SEU YA QUE UNA SIMPLE ALTERACION EN LA MEMORIA DE CONFIGURACION PUEDE MODIFICAR DRASTICAMENTE EL COMPORTAMIENTO DEL CIRCUITO, SE ANALIZARA LA COMBINACION DE PROTECCION MEDIANTE REDUNDANCIA TRIPLE TMR, CON EL USO PREFERENTE DE BLOQUES DSP FRENTE A CLB CUANDO SEA POSIBLE,POR ULTIMO, SE PLANTEARA LA VALIDACION DE LAS TECNICAS DESARROLLADAS, UTILIZANDO COMO BANCO DE PRUEBAS APLICACIONES COMPLEJAS QUE SE IMPLEMENTARAN EN LAS ARQUITECTURAS QUE QUERAMOS TESTAR, EN CONCRETO USAREMOS DOS TIPOS DE APLICACIONES DE USO COMUN EN SISTEMAS EMBARCADOS: UNAS DE REDUCCION DE DIMENSIONALIDAD DE IMAGENES HIPERESPECTRALES, Y OTRAS DE COMPRESION DE DATOS,ESTE PROYECTO ES CONTINUACION DEL PROYECTO DE PLAN NACIONAL DE REFERENCIA TIN2013-40968-P TITULADO TECNICAS HARDWARE Y SOFTWARE PARA EL ANALISIS, DETECCION Y RECUPERACION DE ERRORES INDUCIDOS POR LA RADIACION EN SISTEMAS DIGITALES EMBARCADOS EN MISIONES ESPACIALES Y CONCEDIDO A ESTE MISMO GRUPO DE INVESTIGACION, ASI QUE, COMO YA OCURRIO EN EL ANTERIOR PROYECTO, EL TRABAJO DESARROLLADO EN ESTE CREEMOS QUE PODRA DAR LUGAR A LA REALIZACION DE VARIAS TESIS DOCTORALES, Y A LA PUBLICACION DE ARTICULOS EN CONGRESOS Y REVISTAS ESPECIALIZADOS, A MEDIO PLAZO, LA TRANSFERENCIA DE ESTOS RESULTADOS A LA INDUSTRIA PUEDE PERMITIR MEJORAR LA FIABILIDAD DE LOS SISTEMAS DIGITALES, EFECTOS DE LA RADIACIÓN EN SISTEMAS DIGI\SISTEMAS EMBARCADOS\TOLERANCIA A FALLOS\FPGA\IMÁGENES HIPERESPECTRALES