Descripción del proyecto
EL OBJETIVO PRINCIPAL DE ESTE SUBPROYECTO ES PROPONER DISTINTAS SOLUCIONES PARA EVITAR QUE LAS ALTERACIONES PROVOCADAS EN LAS MEMORIAS DE LOS DISPOSITIVOS RECONFIGURABLES (FPGAS) CUANDO SON EXPUESTOS A LA RADIACION ESPACIAL, REPERCUTAN EN LOS RESULTADOS FINALES DE LAS APLICACIONES QUE SE ESTAN EJECUTANDO SOBRE ELLOS, Y POR LO TANTO CONSEGUIR UNA MAYOR TOLERANCIA A FALLOS,DADO QUE EN LAS MISIONES ESPACIALES RESULTA IMPOSIBLE SUSTITUIR UN CIRCUITO QUE ESTA EJECUTANDO UNA DETERMINADA APLICACION Y SE ALTERA DEBIDO A LA RADIACION ESPACIAL, PARECE QUE LOS DISPOSITIVOS RECONFIGURABLES DINAMICAMENTE PUEDEN PROPORCIONAR UNA BUENA SOLUCION DEBIDO A SU CAPACIDAD DE RECONFIGURACION, Y POR TANTO A LA POSIBILIDAD DE DEVOLVER AL DISPOSITIVO AL ESTADO ANTERIOR AL GENERADO POR DICHA PERTURBACION, ESTE TRABAJO SE HA DIVIDIDO EN TRES PARTES BIEN DIFERENCIADAS:1,- DESARROLLO DE UN MECANISMO DE EMULACION DE LA RADIACION, QUE PERMITA INYECTAR ERRORES EN LAS FPGAS, INICIALMENTE, SE ESTUDIARAN LAS POSIBLES ALTERACIONES QUE PUEDEN SUFRIR LAS MEMORIAS DE DATOS Y CONFIGURACION DE LAS FPGAS SOMETIDAS A RADIACION, QUE DEPENDERA DEL TIPO DE FPGA Y DE LA TECNOLOGIA DE MEMORIA UTILIZADA EN SU FABRICACION, ESTE ESTUDIO NOS PERMITIRA IDENTIFICAR COMO AFECTA LA RADIACION ESPACIAL A LOS ELEMENTOS ARQUITECTONICOS DE LOS DISPOSITIVOS RECONFIGURABLES: BIESTABLES, LUTS, REGISTROS DE DESPLAZAMIENTO, INTERCONEXIONADO, ELEMENTOS PARA LA GESTION DE RELOJES, BRAMS, DSPS, ETC,,POSTERIORMENTE, SE LLEVARA A LA PRACTICA EL CONOCIMIENTO ADQUIRIDO, MEDIANTE EL ANALISIS Y LA MODIFICACION DEL BITSTREAM, CON ESTO, SE INTRODUCIRAN ALTERACIONES EN LA MEMORIA DE CONFIGURACION, LO QUE PERMITIRA ESTUDIAR Y CONTROLAR LOS CAMBIOS EN EL DISPOSITIVO, Y DE ESTA MANERA, PODER EMULAR EL EFECTO DE LA RADIACION SIN NECESIDAD DE ENSAYOS REALES, 2,- PARTIENDO DEL ENTREGABLE ANTERIOR, Y BASANDOSE EN EL MECANISMO DE INYECCION DE ERRORES, SE DESARROLLARA UNA PLATAFORMA DE EMULACION HARDWARE QUE PERMITA EVALUAR LOS FALLOS ANTE ERRORES INDUCIDOS, EN PRIMER LUGAR SERA NECESARIO UN ESTUDIO PORMENORIZADO DE LAS PLATAFORMAS EXISTENTES PARA INDUCCION DE ERRORES SOBRE DISPOSITIVOS GENERALES, Y PARTICULARIZARLA PARA EL ESTUDIO SOBRE FPGAS COMERCIALES, EN PARTICULAR LAS DE TIPO VIRTEX, SE APROVECHARAN LAS CARACTERISTICAS DE ESTAS ARQUITECTURAS PARA APORTAR UNA VENTAJA COMPETITIVA A LA NUEVA PLATAFORMA, COMO LA VELOCIDAD DE INYECCION DE ERRORES O LA VERSATILIDAD EN SU CONTROL, SOBRE DICHAS ARQUITECTURAS SE IMPLEMENTARAN ALGUNAS APLICACIONES ESPACIALES COMPLEJAS QUE SERVIRAN DE BANCO DE PRUEBA PARA LA PLATAFORMA,3,- CON LOS DATOS OBTENIDOS EN LOS DOS APARTADOS ANTERIORES, PROPONDREMOS SOLUCIONES CONCRETAS PARA LA PREVENCION Y RECUPERACION DE ERRORES, DENTRO DE ESTE APARTADO SE ESTUDIARAN TECNICAS GENERICAS DE DETECCION Y RECUPERACION DE ERRORES (TMR TOTAL Y PARCIAL), ASI COMO LAS TECNICAS ULTIMAMENTE INCLUIDAS EN LAS ARQUITECTURAS COMERCIALES MAS ACTUALES (VIRTEX-5) COMO SON EL CHEQUEO CONTINUO DEL CODIGO DE CONTROL DE ERRORES (CRC) DE LA MEMORIA DE CONFIGURACION, EN ESTA LINEA, PROPONDREMOS LA INCLUSION EN LAS APLICACIONES DE TECNICAS DE TOLERANCIA A FALLOS BASADAS EN TMR, QUE SE ENCARGUEN DE UBICAR VARIAS COPIAS DE LAS TAREAS CRITICAS, ASI COMO LA UTILIZACION DE TECNICAS DE RECONFIGURACION DINAMICA PARCIAL QUE PERMITAN, EN CASO DE ERROR, LA RECUPERACION DE LA TAREA EN EL ESTADO PREVIO A LA ALTERACION, FPGA\MULTITAREA HARDWARE\TOLERANCIA A FALLOS\RADIACION ESPACIAL SOBRE MEMORIAS