Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

FiPS

Financiado

Cerrado

Developing Hardware and Design Methodologies for Heterogeneous Low Power Field P...

Developing Hardware and Design Methodologies for Heterogeneous Low Power Field Programmable Servers The goal of this project is to reduce the power performance ratio within data-centres by improving the usability and usefulness of FPGAs, embedded CPU (eCPU), GPUs and multi/manycore accelerators in high-performance and low-power... ver más

31/08/2016

OFFIS EV

4M€

Presupuesto del proyecto: 4M€

Líder del proyecto

OFFIS EV No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Fecha límite participación Sin fecha límite de participación.

Ver 10 Participantes

Financiación concedida El organismo FP7 notifico la concesión del proyecto el día 2016-08-31 No tenemos la información de la convocatoria

0% 79% 100%

Información adicional privada

No hay información privada compartida para este proyecto. Habla con el coordinador.

10 Participantes

OFFIS EV

0.00€ | Lider

CENAERO

N.D. | Participante

UNIBI

N.D. | Participante

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Proyectos interesantes

Hastlayer Hastlayer turning software into hardware for faster comput... 71K€ Cerrado

SAVE Self Adaptive Virtualisation Aware High Performance Low Ener... 4M€ Cerrado

LEGaTO Low Energy Toolset for Heterogeneous Computing 6M€ Cerrado

2PARMA PARallel PAradigms and Run time MAnagement techniques for Ma... 4M€ Cerrado

TIN2014-53495-R COMPUTACION HETEROGENEA DE BAJO CONSUMO 226K€ Cerrado

GPU-WEAR GPU WEAR Ultra low power heterogeneous Graphics Processing... 2M€ Cerrado

Líder del proyecto

OFFIS EV No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Presupuesto del proyecto 4M€

Fecha límite de participación Sin fecha límite de participación.

Descripción del proyecto The goal of this project is to reduce the power performance ratio within data-centres by improving the usability and usefulness of FPGAs, embedded CPU (eCPU), GPUs and multi/manycore accelerators in high-performance and low-power heterogeneous computing servers. We target applications between traditional super computing tasks (where huge amount of man-power can be spent for manual algorithm optimization) and general purpose data-centre applications (which have to run as they are w/o any optimization for hardware acceleration).The consortium consists of partners from embedded systems and high-performance computing domains. We will combine our experiences in automatic software-to-hardware synthesis and hardware-software co-design from the embedded systems world with the hardware and application experience from the high-performance computing world.The project focus will be on a) setting up a flexible server hardware system, offering a user-constrainted amount of CPUs, eCPUs, FPGAs, GPUs and multi/manycore processors; b) setting up a software development environment, easing up computing resources co-programming adapted fromexisting tools and runtime management techniques from the embedded system domain and leveraging state-of-the-art middle-ware communication and execution frameworks from the HPC domain; and c) demonstrate the effectiveness of both hardware and software environments from FiPS outputs with real world applications at four HPC application partners.

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores