VERIFICACION PARAMETRIZADA DE SISTEMAS INFORMATICOS
EL OBJETIVO GENERAL DEL PROYECTO ES DESARROLLAR NUEVAS TECNICAS PARA LA PRODUCCION, VERIFICACION Y CERTIFICACION DE SISTEMAS INFORMATICOS EN LOS QUE LOS PARAMETROS DESEMPEÑAN UN PAPEL ESENCIAL, DICHOS PARAMETROS, YA SEA A NIVEL...
ver más
Fecha límite participación
Sin fecha límite de participación.
Financiación
concedida
El organismo AGENCIA ESTATAL DE INVESTIGACIÓN notifico la concesión del proyecto
el día 2010-01-01
No tenemos la información de la convocatoria
0%
100%
Información adicional privada
No hay información privada compartida para este proyecto. Habla con el coordinador.
¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video
Proyectos interesantes
SVIS
Supervised Verification of Infinite State Systems
1M€
Cerrado
TUNE
Testing the Untestable Model Testing of Complex Software In...
2M€
Cerrado
TIN2008-06622-C03-02
VERIFICACION Y DEPURACION AGILES ORIENTADAS A MEJORAR LA SEG...
125K€
Cerrado
VeSPA
Verification and Specification through Progress Abstractions
195K€
Cerrado
TIN2016-81699-ERC
ESTRUCTURAS DE TIPO Y PRUEBA PARA VERIFICACION DE SOFTWARE C...
75K€
Cerrado
CRYSP
CRYSP A Novel Framework for Collaboratively Building Crypto...
1M€
Cerrado
Fecha límite de participación
Sin fecha límite de participación.
Descripción del proyecto
EL OBJETIVO GENERAL DEL PROYECTO ES DESARROLLAR NUEVAS TECNICAS PARA LA PRODUCCION, VERIFICACION Y CERTIFICACION DE SISTEMAS INFORMATICOS EN LOS QUE LOS PARAMETROS DESEMPEÑAN UN PAPEL ESENCIAL, DICHOS PARAMETROS, YA SEA A NIVEL DE LA ESPECIFICACION DEL SISTEMA O A NIVEL DE LA TECNICA DE VERIFICACION, PERMITEN ABORDAR TANTO TEMAS DE ESCALABILIDAD COMO PROBLEMAS DE INDECIDIBILIDAD, SIN EMBARGO, LA ESPECIFICACION Y LA VERIFICACION EN PRESENCIA DE PARAMETROS SON ALTAMENTE NO TRIVIALES, Y TRAEN PROBLEMAS TANTO PARA LAS TECNICAS AUTOMATICAS COMO PARA LAS TECNICAS INTERACTIVAS PARA LA VERIFICACION DE SISTEMAS INFORMATICOS, AMBAS RELEVANTES EN LA PRACTICA, LOS METODOS DE VERIFICACION AUTOMATICA (TALES COMO EL "MODEL CHECKING") FUNCIONAN EXTREMADAMENTE BIEN CUANDO LAS PROPIEDADES DE CORRECCION DE INTERES SE PUEDEN DESCRIBIR CON LOGICAS DECIDIBLES, PERO PARA UNA VERIFICACION FUNCIONAL COMPLETA LA DECIDIBILIDAD ES INALCANZABLE Y LA VERIFICACION SE TIENE QUE LLEVAR A CABO EN UN DEMOSTRADOR DE TEOREMAS INTERACTIVO, PROPONEMOS INVESTIGAR LA PARAMETRIZACION EN RELACION CON AMBOS ENFOQUES, NUESTRA PROPUESTA ESTA ORGANIZADA EN TORNO A TRES LINEAS DE INVESTIGACION, A SABER: 1, MODEL-CHECKING DE SISTEMAS PARAMETRIZADOS, 2, MODEL-CHECKING PARAMETRICO Y 3, LENGUAJES Y LOGICAS DE PROGRAMACION PARA PARAMETRIZACION, EN ESTAS TRES LINEAS PROPONEMOS TANTO REALIZAR CONTRIBUCIONES FUNDAMENTALES QUE CONSTITUYAN UN AVANCE DEL ESTADO DEL ARTE COMO COMPLETAR IMPLEMENTACIONES DE PROTOTIPOS CON EL OBJETO DE EXPLORAR Y DEMOSTRAR DE LA RELEVANCIA PRACTICA DE LOS METODOS PROPUESTOS,