Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

GOSSAMER

Financiado

Cerrado

Gigascale Oriented Solid State flAsh Memory for EuRope

The project aims at the development of the technology for very high density Non Volatile Memories for mass storage applications down to the 2X nm technology node. The field is receiving increasing attention, due to the explosion o... ver más

30/06/2011

Líder desconocido

21M€

Presupuesto del proyecto: 21M€

Líder del proyecto Líder desconocido

Fecha límite participación Sin fecha límite de participación.

Ver 19 Participantes

Financiación concedida El organismo FP7 notifico la concesión del proyecto el día 2011-06-30 No tenemos la información de la convocatoria

0% 63% 100%

Características del participante

Este proyecto no cuenta con búsquedas de partenariado abiertas en este momento.

Información adicional privada

No hay información privada compartida para este proyecto. Habla con el coordinador.

19 Participantes

UNIVERSITY COLLEGE CORK - N...

UNIVERSITA DEGLI STUDI DI FE...

TECHNISCHE UNIVERSITAET BERG...

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Líder del proyecto Líder desconocido

Presupuesto del proyecto 21M€

Fecha límite de participación Sin fecha límite de participación.

Descripción del proyecto The project aims at the development of the technology for very high density Non Volatile Memories for mass storage applications down to the 2X nm technology node. The field is receiving increasing attention, due to the explosion of portable multimedia applications, and is forecasted to exceed 40 Billion US$ total available market by 2010. The dominant technology for this application is the floating gate NAND memory. However severe technological roadblocks (reduction in storage charge and electrostatic interference among neighboring cells) are limiting further scaling beyond the 32 nm node. Charge trapping in dielectric layers seems to be a viable alternative to floating gate. The main challenge is the integration of the different new materials, like tunnel dielectric, trapping layer, top dielectric, metal gate at the target technology node and the achievement of an acceptable trade-off between functionality and reliability (e.g. charge retention and endurance). The project will cover material development, cell architecture, modeling of material properties, trapping and conduction behavior in the dielectrics, metal gate materials. Initial studies could be performed on available technology 65-45nm (more relaxed for Universities and research centers) to arrive to full process integration and realization of full arrays in a technology in the 28-36 nm range (the best achievable with available lithography) by two major European semiconductor manufacturers. It will include memory characterization and reliability testing, with the additional aim of defining standards and procedures for reliability assessment. Technology options for higher integration densities, for a given lithography node, will be investigated with the help of public research partners. The final demonstrator will be a fully working memory array in the multi-gigabit range.

Conecta tu I+D

Entra hoy

¿Olvidó su contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores