Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

Quality

Financiado

Cerrado

From correct to high quality reactive systems

Formal verification is the study of algorithms and tools for the development of correct hardware and software designs. Two fundamental problems in formal verification are temporal logic model checking -- given a mathematical model... ver más

31/12/2017

THE HEBREW UNIVERS...

1M€

Presupuesto del proyecto: 1M€

Líder del proyecto

THE HEBREW UNIVERSITY OF JERUSALEM No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Fecha límite participación Sin fecha límite de participación.

Financiación concedida El organismo FP7 notifico la concesión del proyecto el día 2017-12-31 No tenemos la información de la convocatoria

0% 100% 100%

Información adicional privada

No hay información privada compartida para este proyecto. Habla con el coordinador.

1 Participantes

THE HEBREW UNIVERSITY OF JER...

0.00€ | Lider

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Proyectos interesantes

MEALS Mobility between Europe and Argentina applying Logics to Sys... 573K€ Cerrado

Mathador Type and Proof Structures for Concurrent Software Verificati... 2M€ Cerrado

ADVANSYNT Theoretical Foundations of Advanced Synthesis 2M€ Cerrado

VERLAN Verification and Language Theory 176K€ Cerrado

FOMMAS First order Modal Logics for the Specification and Verificat... 164K€ Cerrado

RACE Reasoning About Computational Economies 2M€ Cerrado

Líder del proyecto

THE HEBREW UNIVERSITY OF JERUSALEM No se ha especificado una descripción o un objeto social para esta compañía.

TRL 4-5

Presupuesto del proyecto 1M€

Fecha límite de participación Sin fecha límite de participación.

Descripción del proyecto Formal verification is the study of algorithms and tools for the development of correct hardware and software designs. Two fundamental problems in formal verification are temporal logic model checking -- given a mathematical model of the system and a temporal-logic formula that specifies the desired behavior of the system, decide whether the model satisfies the formula, and synthesis -- given a temporal-logic formula that specifies the desired behavior, generate a system that satisfies the specification with respect to all environments. Formal verification improves earlier verification methods, which are based on simulation and are thus neither exhaustive nor fully automatic. Formal verification is Boolean: the system may either satisfy its specification or not satisfy it. The objective of this research is to add a quality measure to the satisfiability of specifications of reactive systems, and to use it in order to formally define and reason about quality of systems and in order to significantly improve the quality of automatically synthesized reactive systems. We plan to do so by developing a theory of multi-valued specification formalisms -- temporal logic and automata, studying the algorithmic aspects of the new formalisms, and suggesting novel applications of multi-valued automata in verification, design, and synthesis of reactive systems.

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores