Hola,
¿eres nuevo aquí?

Regístrate gratis y conecta tu empresa con financiación pública, partners y proyectos.

Tengo cuenta

Regístrate

Ver video

TEC2014-52840-R

Financiado

ESTRATEGIAS DE DISEÑO DE FRONT-ENDS CMOS PARA RECEPTORES WIRELINE MULTI-GIGABIT

EN ESTE PROYECTO SE PROPONE COMO OBJETIVO PRINCIPAL EL DISEÑO E IMPLEMENTACION DE CELDAS Y ARQUITECTURAS DE FRONT-ENDS ANALOGICOS PARA RECEPTORES WIRELINE CON TASAS DE TRANSMISION MULTIGIGABIT UTILIZANDO PROCESOS TECNOLOGICOS CMOS... ver más

01/01/2014

UNIZAR

288K€

Presupuesto del proyecto: 288K€

Líder del proyecto

UNIVERSIDAD DE ZARAGOZA. OFICINA DE TRANSFERE... No se ha especificado una descripción o un objeto social para esta compañía.

Sin perfil tecnológico

Financiación concedida El organismo AGENCIA ESTATAL DE INVESTIGACIÓN notifico la concesión del proyecto el día 2014-01-01 No tenemos la información de la convocatoria

0% 100%

Participantes

UNIZAR

Lider

Conecta tu I+D

¿Tienes un proyecto y buscas un partner? Gracias a nuestro motor inteligente podemos recomendarte los mejores socios y ponerte en contacto con ellos. Te lo explicamos en este video

Proyectos interesantes

TEC2011-23211 METODOLOGIA DE DISEÑO DE ECUALIZADORES ADAPTATIVOS CMOS EN T... 264K€ Cerrado

TEC2008-05455 ESTRATEGIAS DE DISEÑO DE FRONT-ENDS PARA COMUNICACIONES OPTI... 236K€ Cerrado

PCIN-2013-049 AGILE RF TRANSCEIVERS AND FRONT-ENDS FOR FUTURE SMART MULTI-... 39K€ Cerrado

NANO-RF Exploration of the potential of 45nm CMOS for Analog/RF appl... 6M€ Cerrado

ARTEMOS Agile RF Transceivers and Front-Ends for Future Smart Multi-... 41M€ Cerrado

BES-2015-073748 ESTRATEGIAS DE DISEÑO DE FRONT-ENDS CMOS PARA RECEPTORES WIR... 93K€ Cerrado

Líder del proyecto

UNIVERSIDAD DE ZARAGOZA. OFICINA DE TRANSFERE... No se ha especificado una descripción o un objeto social para esta compañía.

Sin perfil tecnológico

Presupuesto del proyecto 288K€

Descripción del proyecto EN ESTE PROYECTO SE PROPONE COMO OBJETIVO PRINCIPAL EL DISEÑO E IMPLEMENTACION DE CELDAS Y ARQUITECTURAS DE FRONT-ENDS ANALOGICOS PARA RECEPTORES WIRELINE CON TASAS DE TRANSMISION MULTIGIGABIT UTILIZANDO PROCESOS TECNOLOGICOS CMOS NANOMETRICOS, NO OBSTANTE, LAS ESTRATEGIAS DE DISEÑO A EXPLORAR DEBEN SER DE CARACTER GENERAL, ES DECIR, INDEPENDIENTES EN LA MEDIDA DE LO POSIBLE DEL PROCESO TECNOLOGICO EMPLEADO, POR ELLO, CONSIDERAMOS QUE LOS RESULTADOS DE NUESTRA INVESTIGACION PUEDEN ANTICIPAR SOLUCIONES A LOS RETOS EXISTENTES EN SISTEMAS DE COMUNICACION SERIE MULTIGIGABIT Y TRANSFERIR A TIEMPO LOS CONOCIMIENTOS A LAS EMPRESAS INTERESADAS PARA SU POSTERIOR EXPLOTACION, POR OTRO LADO, DEBE DESTACARSE QUE LA INVESTIGACION HA SIDO DISEÑADA DE MANERA QUE LAS ACTIVIDADES PROPUESTAS ESTAN ORIENTADAS HACIA LA OPTIMIZACION PROGRESIVA DE CELDAS ANALOGICAS Y MIXTAS PARA UN ESCENARIO PARTICULAR: SISTEMAS DE COMUNICACION SERIE DE CORTO ALCANCE, PERO NO DE MANERA EXCLUSIVA, YA QUE ALGUNOS DE LOS RESULTADOS DEL PROYECTO PODRIAN REVERTIR EN BENEFICIO DE LOS SISTEMAS EMPLEADOS EN OTRAS REDES Y SISTEMAS DE CONEXIONADO QUE PRECISEN COMUNICACIONES SERIE DE MUY ALTA VELOCIDAD,ENTRE LOS OBJETIVOS ESPECIFICOS PROPUESTOS PODEMOS DESTACAR LOS SIGUIENTES:1, ESTUDIO TEORICO SISTEMATICO Y COMPARATIVO DE ARQUITECTURAS DE RECEPTORES SERIE EN FUNCION DE LAS CARACTERISTICAS FISICAS DEL CANAL DE TRANSMISION, SE ANALIZARAN DIFERENTES TECNICAS DE MODULACION, CODIFICACION Y ECUALIZACION, 2, DISEÑO E IMPLEMENTACION DE CELDAS BASICAS EN TECNOLOGIA CMOS NANOMETRICA, SE ANALIZARAN, DISEÑARAN Y CARACTERIZARAN EXPERIMENTALMENTE CELDAS ANALOGICAS Y MIXTAS DE MUY ALTA FRECUENCIA PARA SER EMPLEADAS EN RFICS,3, DISEÑO E IMPLEMENTACION DE ARQUITECTURAS DE FRONT-ENDS DE RECEPTORES WIRELINE MULTI-RATE Y MULTI-STANDARD, SE EXPLORARAN DISTINTAS ESTRATEGIAS DE DISEÑO DE COMBINACIONES DE DECODIFICADORES, ECUALIZADORES Y CDRS, 4, DISEÑO Y FABRICACION DE UN SIP COMO PRUEBA DE CONCEPTO APLICADO EN TRANSMISION DE SEÑALES EN LOS NUEVOS ESTANDARES UHDTV, SE PARTICULARIZARA A UNA SOLUCION BASADA EN ENLACE POR FIBRA OPTICA DE BAJO COSTE,EL GRUPO DE DISEÑO ELECTRONICO - CENTRO DE DISEÑO DE ASICS MIXTOS DEL I3A POSEE EXPERIENCIA INVESTIGADORA Y DE DESARROLLO EN LAS TECNICAS DE DISEÑO MICROELECTRONICO DE CIRCUITOS ANALOGICOS Y MIXTOS DE MUY ALTA FRECUENCIA, ADEMAS SE CUENTA CON EL APOYO A LA EJECUCION DEL PROYECTO DE TRES CENTROS EUROPEOS DE RECONOCIDO PRESTIGIO QUE COMPLEMENTAN Y REFUERZAN LA VIABILIDAD DE LA PROPUESTA, ESTE PROYECTO PUEDE CONSIDERARSE COMO LA CONTINUACION NATURAL DE LA ACTIVIDAD INVESTIGADORA REALIZADA POR EL GRUPO EN LOS ULTIMOS AÑOS, EN PARTICULAR RESPECTO DEL PROYECTO METODOLOGIA DE DISEÑO DE ECUALIZADORES ADAPTATIVOS CMOS EN TIEMPO CONTINUO PARA COMUNICACIONES SERIE DE ALTA VELOCIDAD (TEC2011-23211), LA NECESIDAD DE ADQUIRIR COMPETENCIAS EN ESTA LINEA QUEDA PATENTE EN LOS OBJETIVOS DEL RETO DE ECONOMIA Y SOCIEDAD DIGITAL Y EN DOS DE LAS TECNOLOGIAS FACILITADORAS ESENCIALES QUE, EN CORRESPONDENCIA CON LAS IDENTIFICADAS EN HORIZONTE 2020, SE INCLUYEN EN LA ESTRATEGIA ESPAÑOLA DE CIENCIA Y TECNOLOGIA Y DE INNOVACION 2013-2020: MICRO Y NANOELECTRONICA, Y TECNOLOGIAS DE LA INFORMACION Y LAS COMUNICACIONES, POR ULTIMO, DESTACAR QUE DOS EMPRESAS NACIONALES Y DOS COMPAÑIAS EUROPEAS, HAN MOSTRADO SU INTERES POR LOS RESULTADOS QUE SE GENEREN EN ESTE PROYECTO Y SE HAN IMPLICADO CON SU APOYO A LA EJECUCION COMO ENTIDADES COLABORADORAS, CMOS\FRONT-ENDS ANALÓGICOS\PROCESADO DE SEÑAL MIXTA\WIRELINE

Conecta tu I+D

Entra hoy

¿Olvidé mi contraseña?

Financiación

Empresas

CTIs/Universidades

Proyectos

Investigadores