Descripción del proyecto
LAS TRANSICIONES DIGITAL Y ENERGETICA SON ESENCIALES PARA LOGRAR UNA ECONOMIA SOSTENIBLE Y CONSTITUYEN UN PILAR FUNDAMENTAL DE LA NUEVA ESTRATEGIA INDUSTRIAL PARA EUROPA. AMBAS, ADEMAS, ESTAN ESTRECHAMENTE RELACIONADAS ENTRE SI EN VARIOS ASPECTOS, INCLUYENDO UNA PREOCUPANTE PARADOJA. POR UN LADO, NECESITAMOS CENTROS DE PROCESO DE DATOS (CPD) CADA VEZ MAS POTENTES PARA APOYAR LAS TRANSICIONES DIGITAL Y ENERGETICA Y, POR OTRO LADO, EL AUMENTO VERTIGINOSO DE LA CANTIDAD DE DATOS Y DE LA DEMANDA DE SERVICIOS SOPORTADOS POR DICHOS SISTEMAS, IMPLICAN UN RIESGO DE INCREMENTO DESMESURADO DEL CONSUMO ENERGETICO.PARA ROMPER ESTA PARADOJA, NECESITAMOS DESARROLLAR CPDS QUE SEAN MUCHO MAS EFICIENTES ENERGETICAMENTE QUE LOS EXISTENTES. CENTRANDONOS EN EL HARDWARE, SE HAN DESARROLLADO POR SEPARADO TECNICAS DE REDUCCION DE ENERGIA PARA DIFERENTES DISPOSITIVOS. POR DESGRACIA, SE HA PERDIDO LA OPORTUNIDAD DE OPTIMIZAR EL SISTEMA EN SU CONJUNTO. ADEMAS, EXISTE UNA FLEXIBILIDAD LIMITADA PARA DEFINIR LAS MAQUINAS VIRTUALES QUE SE TRADUCE EN LA PERDIDA DE OPORTUNIDADES DE AHORRO ENERGETICO. POR LO TANTO, HA LLEGADO EL MOMENTO DE RECONSIDERAR LA ARQUITECTURA GLOBAL DEL SISTEMA Y APARTARSE DE LA ARQUITECTURA CLASICA DE LOS NODOS DE CLUSTER.EL OBJETIVO DE ESTE PROYECTO ES PROPONER Y EVALUAR UNA NUEVA ARQUITECTURA DE CPD ENERGETICAMENTE EFICIENTE QUE MEJORE LOS PRINCIPALES SUBSISTEMAS (NUCLEOS DE PROCESADOR, JERARQUIA DE MEMORIA, ACELERADORES Y RED DE INTERCONEXION), Y REDUZCA SIGNIFICATIVAMENTE LA LATENCIA DEL MOVIMIENTO DE DATOS Y EL CONSUMO ENERGETICO GLOBAL. LA NUEVA ARQUITECTURA SE DISEÑARA EN TORNO A LOS ACELERADORES, PROPORCIONANDO UNA CONEXION DIRECTA ENTRE TODOS ELLOS Y EL RESTO DE LOS COMPONENTES DEL SISTEMA, QUE SE MEJORARAN COMO SIGUE.LOS PROCESADORES CONSIGUEN UN ALTO RENDIMIENTO MEDIANTE LA ESPECULACION, PERO DESPERDICIAN GRAN CANTIDAD DE ENERGIA CUANDO SE PRODUCEN PREDICCIONES ERRONEAS. AL MEJORAR LA PRECISION DE LOS PREDICTORES DE SALTO Y DE DEPENDENCIAS DE MEMORIA, REDUCIREMOS EL DERROCHE DE ENERGIA SIN SACRIFICAR EL RENDIMIENTO. ADEMAS, DESARROLLAREMOS SOPORTE EN EL COMPILADOR PARA TRASLADAR INFORMACION DISPONIBLE EN TIEMPO DE COMPILACION A LOS PREDICTORES HARDWARE, PERMITIENDO ASI SIMPLIFICARLOS Y REDUCIR SU USO.PARA MEJORAR EL RENDIMIENTO/VATIO DE LA JERARQUIA DE LA MEMORIA, REDUCIREMOS EL CONSUMO DE ENERGIA DEBIDO A LA COHERENCIA DE DIRECTORIO ESCALABLE, DISTRIBUYENDO LA INFORMACION DE DIRECTORIO ENTRE OS MULTIPLES NIVELES DE CACHE Y EVITANDO INVALIDACIONES DE DATOS EN CACHES CUANDO SE PRODUCEN REEMPLAZOS DE DIRECTORIO. LA MEMORIA TRANSACCIONAL FACILITA EL DESARROLLO DE PROGRAMAS PARALELOS, PERO LAS IMPLEMENTACIONES ACTUALES DESPERDICIAN ENERGIA EN CASO DE CONFLICTO ENTRE TRANSACCIONES EJECUTADAS ESPECULATIVAMENTE. MEJORAREMOS SU EFICIENCIA ENERGETICA REDUCIENDO LA FRECUENCIA DE LOS ABORTOS COSTOSOS EN IMPLEMENTACIONES HTM BEST-EFFORT Y DESARROLLANDO TECNICAS QUE PERMITAN UNA IMPLEMENTACION ECONOMICA DE POLITICAS DE DETECCION Y MANEJO DE CONFLICTOS MAS EFICIENTES ENERGETICAMENTE. FINALMENTE, DISEÑAREMOS UNA JERARQUIA DE CACHE ESPECIFICA Y MODIFICAREMOS EL SISTEMA DE MEMORIA VIRTUAL PARA DAR UN SOPORTE ENERGETICAMENTE EFICIENTE A APLICACIONES CON PATRONES DE ACCESO A MEMORIA IRREGULARES.MEJORAREMOS LA EFICIENCIA ENERGETICA DE LOS ACELERADORES. ESPERAMOS DESARROLLAR UN ACELERADOR EFICIENTE PARA SP-GEMMS DE ALTO RENDIMIENTO Y MUY EFICIENTE CON LOS RECURSOS, Y ANALIZAREMOS SU POTENCIAL USO EN APLICACIONES COMO DNN, GNN Y PROCESO DLRM.