Descripción del proyecto
DISTINTAS APLICACIONES CON UN GRAN IMPACTO SOCIAL Y ECONOMICO (IOT, WEARABLES, DISPOSITIVOS IMPLANTABLES, WSNS,,,) DEMANDAN CIRCUITOS CON UN MUY BAJO CONSUMO DE POTENCIA Y EFICIENTES EN TERMINOS DE ENERGIA, EN ESTE CONTEXTO, EL TRANSISTOR DE EFECTO CAMPO PRESENTA LIMITACIONES SEVERAS ASOCIADAS A QUE SU SS NO SE PUEDE REDUCIR POR DEBAJO DE LOS 60MV/DEC, LO QUE IMPIDE REDUCIR SU TENSION DE POLARIZACION SIN DEGRADAR SIGNIFICATIVAMENTE SUS PRESTACIONES EN TERMINOS DE VELOCIDAD, O INCREMENTAR EXCESIVAMENTE LAS CORRIENTES DE FUGA, ACTUALMENTE SE TRABAJA INTENSAMENTE EN EL DESARROLLO DE LOS DISPOSITIVOS STEEP SLOPE QUE NO EXHIBEN ESTA LIMITACION, ESTE PROYECTO ABORDA EL DISEÑO DE CIRCUITOS Y ARQUITECTURAS IMPLEMENTADOS CON ESTOS TRANSISTORES CON LA FINALIDAD DE CONTRIBUIR AL DESARROLLO DE DICHAS APLICACIONES, EL TRABAJO REALIZADO EN NACLUDE (TEC2013-40670-P) CON TRANSISTORES DE EFECTO TUNEL (TFETS), SE AMPLIA A OTROS DISPOSITIVOS STEEP SLOPE, INCLUYENDO TRANSISTORES DE CAPACIDAD NEGATIVA (NCFET, FEFET), TRANSISTORES QUE INCORPORAN MATERIALES QUE PRESENTAN TRANSICIONES DE FASE (HYPERFET, PC-FET) O DISPOSITIVOS SUPER STEEP SLOPE QUE COMBINAN ESTOS FENOMENOS FISICOS CON LOS TFETS (PC-TFET, NC-TFET) PARA MEJORAR SUS PRESTACIONES, AUNQUE HAY CONSENSO EN LA COMUNIDAD CIENTIFICA SOBRE LA POTENCIALIDAD DE ESTOS DISPOSITIVOS PARA REALIZAR CIRCUITOS MAS EFICIENTES EN TERMINOS DE CONSUMO DE POTENCIA Y DE ENERGIA QUE LOS TRANSISTORES MOS Y FINFETS, LA SIMPLE SUSTITUCION DE TRANSISTORES CONVENCIONALES POR LOS STEEP SLOPE NO PERMITE OBTENER EL MAXIMO BENEFICIO DE SU UTILIZACION, ES NECESARIO ADECUAR LAS TOPOLOGIAS Y/O LAS ARQUITECTURAS A LAS CARACTERISTICAS DISTINTIVAS DE CADA DISPOSITIVO, EL OBJETIVO GENERAL DE ESTE PROYECTO ES EL DESARROLLO DE ARQUITECTURAS LOGICAS Y CIRCUITOS CON DISPOSITIVOS STEEP SLOPE PARA OPTIMIZAR SUS PRESTACIONES EN TERMINOS DE POTENCIA, ENERGIA O DE COMPROMISOS POTENCIA-VELOCIDAD EN DISTINTOS ESCENARIOS DE APLICACION, LOS OBJETIVOS ESPECIFICOS QUE FORMULAMOS SON: 1) DESARROLLAR, ANALIZAR, VALIDAR Y EVALUAR TOPOLOGIAS DE BLOQUES LOGICOS BASICOS ADECUADAS; 2) DESARROLLAR, ANALIZAR, VALIDAR Y EVALUAR ARQUITECTURAS LOGICAS ADECUADAS; 3) APLICAR TECNICAS DE DISEÑO PARA BAJA POTENCIA; 4) EXPLORAR PARADIGMAS DE CONMUTACION ALTERNATIVOS A LA LOGICA CMOS; 5) MANTENER UNA LIBRERIA DE MODELOS DE DISPOSITIVOS STEEP-SLOPE ACTUALIZADA CON LOS AVANCES Y PROPUESTAS QUE SE VAYAN PRODUCIENDO, BEYOND CMOS\STEEP SLOPE\TFET\CAPACIDAD NEGATIVA\HYPERFET\BAJA POTENCIA\EFICIENCIA ENERGÉTICA\COMPUTACIÓN NO CONVENCIONAL